ここから本文です

パワーMOSFETのゲートソース間抵抗について NチャネルのパワーMOSFETを駆動する...

質問者

wizerd_ryosuke0731さん

2011/3/615:54:08

パワーMOSFETのゲートソース間抵抗について

NチャネルのパワーMOSFETを駆動するためのゲート回路について調べていたところ、

ゲートソース間に数kΩ~数100kΩの抵抗が接続されている回路がありました。回路によってはゲートソース間の抵抗がないものもあり、この抵抗の必要性が分かりません。

この抵抗はどのような意味があって接続されているのでしょうか?

また、設計方法はどのようにすれば良いでしょうか?

補足皆様、回答して頂きありがとうございます。
宜しければ以下の質問の回答をお願い致します。

①ゲートソース間にツェナーダイオードを入れてサージを抑制している回路もありますが、ゲートソース間抵抗を入れる対策とツェナーダイオードを入れる対策はどちらが効果的でしょうか?

②FETがオフしているときに、ドレインゲート間の容量(コンデンサ)を通じてゲートに電流が流れて誤動作するといったことは無いでしょうか?

この質問は、活躍中のチエリアンに回答をリクエストしました。

閲覧数:
7,503
回答数:
4
お礼:
100枚

違反報告

ベストアンサーに選ばれた回答

sayonaranoraさん

編集あり2011/3/721:40:09

以下の2条件を共に満たすなら、ゲートソース間の抵抗は殆ど意味がありません。
殆どというのは、保管時の静電気などをインピーダンスを下げて帯電し難くするという位の意味はありますが、ただゲートソース間は内蔵ツェナーダイオードで保護されていますし、他の回路のMOS素子でも普通同じ条件なので、特にゲートソース間だけを保護しなければならないという理屈はないという意味です。

①ゲートのドライブ回路の電源とFETドレインに接続される負荷の電源が共通である
②ゲートドライブの素子がスリーステートでない

①を満たさない時は、FET負荷の電源が先に立ち上がったりすると、その間ゲートドライブ側はハイインピーダンスになったりして、意図しないFETのオンが発生することがあります。ゲートソース間抵抗があると、オフを保つ事が出来ます。
②も含めて、抵抗値はゲートドライブ回路にとって負担が無い範囲、低消費電力の要求度の範囲内で低くした方が目的はより叶えられます。数kΩ~数100kΩというのは妥当な範囲でしょう。この抵抗はゲートの直列抵抗ではありませんからスイッチング特性への影響はありません。ゲートドライブがトーテムポールでなくオープンエミッタのようにオフはその抵抗によるプルダウンだけで実現させているなら、抵抗値はスイッチング速度に大きな影響を与えますが、普通そのようなドライブ回路は組まないでしょう。

<補足>
知る限り全てのMOSFETのゲートソース間には、素子内部にツェナーダーオードが内蔵されています、ゲートソース間耐圧(±12/15/20Vなどがあるでしょう)の規定はこのツェナーが導通する電圧を言っています。直流で導通さすと過大電流になりますからこの規定があります。もし、直流的にこのゲートソース間電圧を越える信号が印加される場合、あるいは強力なサージが予想されFET内蔵のツェナーの定格などが明確にされてない場合、定格・特性が明確である外付けでツェナーを付ける事は有ります。

①抵抗よりツェナーダイオードによるクリップの方がはるかに効果があります。というより、上記に説明しているように並列抵抗はゲートオープン時の電圧固定の目的であって、サージ抑制の効果など殆どありません。ゲートドライブ回路が離れていて、ノイズや反射を心配しなければならないときはゲートに直列に抵抗を入れダンピングします。

②ゲートの容量を通じて流れる電流によりゲートの電圧が影響を受けないように、ドライブ回路側が低インピーダンスドライブするのが原則です。

質問した人からのコメント

2011/3/13 00:14:09

回答をして頂いた皆様ありがとうございました。
特に補足まで回答をして頂いたsayonaranoraさんとk_fzr1000さんには大変感謝しております。
ベストアンサーはとても悩みましたが、詳細な回答をして頂いたsayonaranoraさんに致します。

ちょい足しを取り消しますが
よろしいですか?

  • 取り消す
  • キャンセル

このQ&Aで解決しましたか?質問する

閉じる

ベストアンサー以外の回答

1〜3件/3件中

並び替え:回答日時の
新しい順
|古い順

elghkeiaさん

リクエストマッチ

2011/3/621:28:19

普通のトランジスタ回路でもB-Eに抵抗着いています。
ゲートの電荷をサッサと流す為です。
おまじないレベルが多いです。

ちょい足しを取り消しますが
よろしいですか?

  • 取り消す
  • キャンセル

k_fzr1000さん

編集あり2011/3/706:02:28

MOS-FETは入力インピーダンスが高い為、ハイインピーダンスで放置すると、静電気や誘導による誤動作所か、破壊の危険すら在ります。ので、おまじないとして放電経路を確保するのです。転ばぬ先の杖なんです。

定数決定は、、、10kΩ付けときゃいいでしょう。低過ぎず、高過ぎずと言う事で。
勿論、握り拳より大きいパッケージの大容量な石だったら電極間容量がとても大きいので、もっと詳細な検討をしますけどもね。


ご参考まで。


<追加>
1.RとZDでは役割もコストも違います。大した事ではありませんが。
Rで過大電圧が問題視されるならZD追加でしょうし、駆動回路全体で保証されるならRで十分でしょうし。
ZD追加にしなきゃならんと言う事は、駆動の配線長が無闇に長いか、引き回しループに問題無しの再確認が必要でしょう。

2.在ります。アプリノートに厳しく記載される通りです。(TO-3位じゃ書かないかもしれませんけど)
だから駆動回路は立ち上がりと立ち下がりで駆動インピを変えたりするのがお約束です。容量が違いますからね。又、D−G間容量はミラー効果で倍増(?)して見える事も知っておかねばなりませんよ。よって一般に引き抜き重視です。

ちょい足しを取り消しますが
よろしいですか?

  • 取り消す
  • キャンセル

2011/3/616:22:35

入力が浮いたときのためだとおもいます。

ちょい足しを取り消しますが
よろしいですか?

  • 取り消す
  • キャンセル

Q&Aをキーワードで検索:

Yahoo! JAPANは、回答に記載された内容の信ぴょう性、正確性を保証しておりません。
お客様自身の責任と判断で、ご利用ください。
本文はここまでです このページの先頭へ

ID/ニックネームを選択し、「追加する」ボタンを押してください。

閉じる

※知恵コレクションに追加された質問や知恵ノートは選択されたID/ニックネームのMy知恵袋で確認できます。

ほかのID/ニックネームで利用登録する