回答(4件)

1

Vss FET回路のマイナス電源。片(単)電源方式ならアース。NチャネルFETのソース側の電源ということです。 ttps://abiko-toy-hospital.jimdofree.com/%E8%B3%87%E6%96%99%E9%9B%86-1/vcc-vee-vdd-vss%E3%81%A8%E3%81%AF/ またはA対Bであるバーサスの吃音形という説はない。

1人がナイス!しています

1

VDDとかVSSとかは信号に付けた名前です。 Vで始まるので電圧に付けた名前です。 後ろの文字は区別するためのものです。文字が違えば違うものだと判ります。 同じ名前は回路中で導線でつながっていることを示します。 VDDだからなんV, VSSだからなんVというような値は回路中で決められていて標準的な値があるわけではありません。

1人がナイス!しています

2

CMOS論理回路を扱ってる人なら、GNDと同等かな。 アナログ2電源なら、たぶんマイナス側電源。 以下、他所より引用したもの。いいせんいってると思います。 ”「VSS」の「S」はソース(Source)の頭文字となっています。「VSS」と「S」を2回繰り返すのは、ソース電圧VSと区別しているからであるという説が有力です。” https://detail-infomation.com/vcc-vee-vdd-vss/ ここには、VDDの電源説とか、バイポーラのVEEの解説もあります。

2人がナイス!しています