ここから本文です

デッドタイム回路について

ybn********さん

2011/8/111:07:22

デッドタイム回路について

現在、インバータの学習をしていおり、デッドタイム回路について2点ほど質問させていただきます。

http://www.geocities.co.jp/Technopolis/5348/00-10dt.html

のサイトを読んでいて、ページ下のほうにある「・ C1=C2=100pFの理由と事情」
のところに記載されている内容で、
「デットタイム時間は下記の抵抗R1,R2との時定数で決まります。R1,R2を数10KΩに設定したいので、あらかじめ静電容量の小さなコンデンサにしておきます。」
は、理解できるのですが、
「また、C1,C2はIC2がC-MOSのためラッチアップ(latch up)電流による素子の破壊が無いように考慮して、ここではC1とC2を100pFにします。」
の部分がいまいち理由がよくわかりません。

この数値「100p」の根拠がわかる方、教えていただけないでしょうか。

それと、添付ファイルのような回路もみかけたのですが、NANDとNOTを組み合わせたものとAND1個で構成した回路をみかけます。出力の論理は同じだと思うのですが、違いは何なのでしょうか?

補足<hekora_hekoraさんへ>
質問中の回路についてですが、Rに同じようにダイオードを挿入すれば問題は解消されるでしょうか。

<補足>
ANDのシュミットタイプがない(?)ため、シュミットタイプで構成したい場合NANDとNOTを組み合わせることも考えられるのでしょうか。シュミットを使いたい理由としては、デッドタイムが時定数RCと近くなり、およそRCの計算のみでデットタイムを決められるからと理解しています。

C1,C2,latch up,デッドタイム回路,R2,コンデンサ,質問文

閲覧数:
2,613
回答数:
1

違反報告

ベストアンサーに選ばれた回答

プロフィール画像

カテゴリマスター

nura-rihyonさん

2011/8/111:43:28

電源を切る際には電源電圧が徐々に低下します
このとき、コンデンサの電圧>電源電圧になると、コンデンサに蓄えられた電荷はICの入力端子を通って電源に放電します
この電流で、ICの内部回路が誤動作することがあります(最近のICならラッチアップを起こさないようなつくりになってますが、それでも大きな電流が流れると内部に負担はかかる)
で、入力端子からIC内に流れる電流(電荷)を抑えるためにCを小さめにしたいと

二つの回路の違いは、入力がH→Lになったときに、出力をどのようにして時間遅れ無く変化させるか、の手法の違いです
URLの回路では、ダイオード経由でコンデンサを急速に放電させるのに対して
質問文中の回路ではANDゲートでその処理をしています

両者の違いはH→L→HがCRの時定数程度以下の短時間で変化した時にでます
URLの方式なら、Lになった時にCが放電して、次にHになった時にはきちんとデッドタイムができますが
質問文中の回路だとCが放電しきらないのでデッドタイムが短くなります

この回答は投票によってベストアンサーに選ばれました!

この質問につけられたタグ

みんなで作る知恵袋 悩みや疑問、なんでも気軽にきいちゃおう!

Q&Aをキーワードで検索:

Yahoo! JAPANは、回答に記載された内容の信ぴょう性、正確性を保証しておりません。
お客様自身の責任と判断で、ご利用ください。
本文はここまでです このページの先頭へ

「追加する」ボタンを押してください。

閉じる

※知恵コレクションに追加された質問は選択されたID/ニックネームのMy知恵袋で確認できます。

不適切な投稿でないことを報告しました。

閉じる